scr1

处理器 syntacore

SCR1 is a high-quality open-source RISC-V MCU core in Verilog

软核处理器与 SoC 实现，可在 FPGA 上构建可编程计算单元。

该项目主题覆盖 core、ip、risc-v、riscv、rtl、rv32e、rv32emc、rv32i 等方向。

本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。

Star1,017

Fork370

主要语言SystemVerilog

开源许可NOASSERTION

最近提交2024-11-15

仓库标签