处理器 darklife
opensouce RISC-V cpu core implemented in Verilog from scratch in one night!
软核处理器与 SoC 实现，可在 FPGA 上构建可编程计算单元。
该项目主题覆盖 core、fpga、risc-v、riscv、verilog 等方向。
本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。
仓库标签
同类项目