fpga.love
EN App
知识库›Vivado 报错词典›Project 1-561

ERROR: [Project 1-561]

Vivado 2015.4 打开工程报文件不存在

IP 与 Block Design 已闭环 Vivado 2015.4 / Windows

一句话结论:Windows 下路径过长导致该报错,缩短路径即可打开

现象

工程文件实际存在,但打开时报指定工程文件不存在,缩短路径后可打开

报错原文

ERROR: [Project 1-561] The specified project file does not exist: 'F:/hqy/program/8101CRTS/xck7325t_20210728_v2/xck7325t_20210728_v2/test_20210701/TEST_X.xp

根因

帖中回答称 Windows 下 Vivado 对文件路径长度有限制,Linux 下无此问题

可尝试的处理步骤

结论

Windows 下路径过长导致该报错,缩短路径即可打开

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005VTWl6SAH/vivado-20154-打开文件出错显示error-pro…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典