fpga.love
EN App
知识库›Vivado 报错词典›Place 30-754

ERROR: [Place 30-754]

BUFG_GT_SYNC 与驱动端不可布线的放置错误

实现 Place / Route / Opt / Timing 社区未闭环 Vivado / GTH IP

一句话结论:移除冗余 BUFG_GT_SYNC 或去掉一个 BUFG_GT 可规避该错误

现象

实现 GTH IP 时布局报 BUFG_GT_SYNC 与其驱动端不在可布线的 site pair 中

报错原文

[Place 30-754] Unroutable Placement! A BUFG_GT_SYNC and its driver are not placed in a routable site pair.

根因

设计中两个 BUFG_GT 由 GT/TXOUTCLK 同一时钟驱动,导致插入的 BUFG_GT_SYNC 无法找到合适 site;帖中未明确最终根因

可尝试的处理步骤

结论

移除冗余 BUFG_GT_SYNC 或去掉一个 BUFG_GT 可规避该错误

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008piBALSA2/vivado-problem-clockplacer-err…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH

社区真实案例 1 条

BUFG_GT_SYNC与TX_OUT_CLK驱动不可布放错误
改用共享逻辑的user_clk_out直连逻辑后问题解决
就这个报错继续问 AI → ← 返回 Vivado 报错词典