fpga.love
EN App
知识库›Vivado 报错词典›Netlist 29-73

ERROR: [Netlist 29-73]

STARTUPE2 的 SIM_CCLK_FREQ 属性报错

IP 与 Block Design 已闭环 Vivado,VHDL,STARTUPE2

一句话结论:重启电脑后该报错消失,具体根因帖中未明确

现象

设置 STARTUPE2 的 SIM_CCLK_FREQ 属性后综合报 Netlist 29-73 错误

报错原文

[Netlist 29-73] Incorrect value '5.000000 nS' specified for property 'SIM_CCLK_FREQ'. The system will either use the default value or the property value will be dropped. Verify your source files.

根因

帖中未明确

可尝试的处理步骤

结论

重启电脑后该报错消失,具体根因帖中未明确

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpUEhSAM/startupe2-simcclkfreq-error-ne…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典