fpga.love
EN App
知识库›Vivado 报错词典›Netlist 29-177

ERROR: [Netlist 29-177]

打开Vitis生成的Vivado设计时报Netlist 29-177错误

IP 与 Block Design 社区未闭环 VCK190MP / Vitis 2022.1

一句话结论:该Vivado工程不支持作为再入流程使用,仅可打开分析

现象

打开由Vitis生成的自定义平台Vivado设计的实现时出现属性不存在报错

报错原文

[Netlist 29-177] Cannot set property 'AIE.COLOCATED_RESERVED_MEMORIES' because the property does not exist.

根因

帖中未明确;AMD回复称不支持从该Vivado工程进行再入流程

可尝试的处理步骤

结论

该Vivado工程不支持作为再入流程使用,仅可打开分析

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007H5Mw9SAF/could-you-tell-us-the-meaning-…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入

社区真实案例 1 条

硬件协同仿真出现Netlist 29-177关键警告怎么办
该警告可忽略,且ZCU111实际不支持硬件协同仿真
就这个报错继续问 AI → ← 返回 Vivado 报错词典