bitgen DRC阶段FIFO RSTREG引脚部分布线冲突
DRC 与约束 社区未闭环 Vivado 2018.2
一句话结论：FIFO RSTREG引脚布线冲突，需确认重布线是否成功或获取对应版本补丁
Vivado 2018.2 bitgen DRC阶段报GLOBAL_LOGIC0/1部分布线冲突，FIFO18E1的RSTREG引脚未布线
ERROR: [DRC RTSTAT-6] Partial route conflicts: 2 net(s) have a partial conflict. The problem bus(es) and/or net(s) are , GLOBAL_LOGIC0, GLOBAL_LOGIC1.
帖中未明确
FIFO RSTREG引脚布线冲突，需确认重布线是否成功或获取对应版本补丁
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHwAoSAK/error-drc-rtstat6-partial-rout…