fpga.love
EN App
知识库›Vivado 报错词典›DRC PLOD-1

ERROR: [DRC PLOD-1]

AXI 1G/2.5G Ethernet IP 实现 RGMII 时 DRC PLOD-1 报错

DRC 与约束 社区未闭环 Vivado / Vertex-7 XC7v585tffg1761-1 / AXI 1G/2.5G Ethernet subsystem / Marvel 88E1111

一句话结论:错误源于器件 RGMII 实现的 PCB 设计规则,帖中未给出具体解决方案

现象

RGMII TX 引脚分配报 invalid placement site,DRC PLOD-1 提示 3.3V 标准连到 ODELAY 不可布线

根因

帖中未明确(回答指向 AR 67641 说明与器件 RGMII 实现的 PCB 设计规则有关)

可尝试的处理步骤

结论

错误源于器件 RGMII 实现的 PCB 设计规则,帖中未给出具体解决方案

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006ljLuDSAU/getting-error-while-implementi…

同一工具下的相关错误码

DRC MDRV-1 Vivado综合报DRC MDRV-1多重驱DRC 23-20 差分信号约束文件报错如何处理?DRC RTSTAT-1 VC707用户时钟AL34网络未布线DRC警UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 两个以太网IP的IODELAY组冲突DRC报DRC RTSTAT-2 ZCU102移植到ZCU106后DRC未布线
就这个报错继续问 AI → ← 返回 Vivado 报错词典