ERROR: [DRC RTSTAT-1]

Kintex-UltraScale 上 10G/25G 以太网子系统比特流生成失败

DRC 与约束已闭环 Kintex UltraScale xcku035-fbva900-1-c，10G/25G High Speed Ethernet Subsystem 3.0

一句话结论：改用单个 IP 内含两个 pcs/pma 核后问题解决，GT 选择原因未确认

现象

从 Kintex-7 移植到 Kintex UltraScale，改用 10G/25G High Speed Ethernet Subsystem 3.0 后比特流生成报错

[DRC RTSTAT-1]

帖中未明确；用户最终改为在单个 IP 内配置两个 pcs/pma 核解决，并怀疑与 GT 位置选择有关

将两个独立的 10G Ethernet PCS/PMA IP 替换为单个 10G/25G High Speed Ethernet Subsystem IP，并在其中配置两个 pcs/pma 核
调整 GT lane 选择（原选 X0Y12 和 X0Y14 时报错，后更改）

改用单个 IP 内含两个 pcs/pma 核后问题解决，GT 选择原因未确认

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQeESAU/10g25g-high-speed-ethernet-sub…