fpga.love
EN App
知识库›Vivado 报错词典›DRC REQPXA-376

ERROR: [DRC REQPXA-376]

生成device image时出现DRC REQPXA-376错误

DRC 与约束 已闭环 Vivado 2024.2.2 / xcvm2152-nfvm1369-2MP-e-S

一句话结论:该问题已在2025.1版本中修复,建议升级至2025.1

现象

两个MIPI TX端口放在同一BANK 711,DRC检查通过,但generate device image时报错

报错原文

[DRC REQPXA-376] XCVR_CMPHY_ATTR_MATCH_TX_INIT_5: Cell u_usb30_tx_dphy_slave/inst/mipi_tx_phy_1_tx_dphy_x5iowiz_i/inst/mipi_tx_phy_1_x5io_wiz_dphy_phy_i/inst/x5phio_hb_wrapper_bank0/XCVR[11].UNISIM.IOB_EN_XCVR.PHYGEN_BLK_TRUE.X5PHIO_XCVR_INST.I_X5PHIO_XCVR_X2: The attribute TX_INIT_5 in CMPHY_OCTAD should have the same allowed value for TX_INIT_1 in XCVR_2

根因

帖中未明确

可尝试的处理步骤

结论

该问题已在2025.1版本中修复,建议升级至2025.1

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000pCM8n0AG/write-device-image-errors-occu…

同一工具下的相关错误码

DRC MDRV-1 多驱动网络导致的输出引脚错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 Vivado 2015.1 中 GTH TXDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Vivado 中 DRC UCIO-1 未约DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典