fpga.love
EN App
知识库›Vivado 报错词典›DRC REQP-34

ERROR: [DRC REQP-34]

使用MIG ui_clk_sync_rst导致DRC REQP-34错误

DRC 与约束 社区未闭环 Vivado，MIG IP，DDR3

一句话结论：帖中未确认根因，用户以OR复位变通解决

现象

write_bitstream时报FIFO的RST引脚无有效信号

报错原文

ERROR: [DRC REQP-34] connects_RST_ACTIVE: FIFO_DOWN/bl.fifo_18_inst_bl_1.fifo_18_bl_1: RST pin should always have ACTIVE signal for FIFO operation

根因

帖中未明确；工具将MIG复位输出视为静态信号

可尝试的处理步骤

结论

帖中未确认根因，用户以OR复位变通解决

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000075Y0gDSAS/use-of-mig-uiclksyncrst-leads-…

同一工具下的相关错误码

DRC MDRV-1 Vivado 实现报多驱动网络错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 RSA加密下RAMB36非零INIT字符串DDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典