fpga.love

EN App

知识库›Vivado 报错词典›DRC REQP-2048

ERROR: [DRC REQP-2048]

place_design 报 DRC REQP-2048 DSP48E5 ALUMODE 错误

DRC 与约束社区未闭环 Vivado 2021.2 / xcvc1902-vsva2197-2MP-e-S-es1

一句话结论：疑似工具问题，需分享设计调试或换版本重编

现象

对多个 HLS IP 运行 place_design 时出现 DRC REQP-2048 报错

报错原文

ERROR: [DRC REQP-2048] DSP48E5_ALUMODE_0_ACTIVE: For DSP48E5 cell

根因

帖中未明确；回答者指出该 DSP 单元非 Xilinx IP 也非用户例化，怀疑是工具问题

可尝试的处理步骤

在 2022.1 中从综合开始重新编译设计（提问者因 es1 不受支持无法执行）
通过安全渠道向 AMD 分享归档工程及 HLS 代码以供调试

结论

疑似工具问题，需分享设计调试或换版本重编

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005WaCeESAV/placedesign-fails-error-drc-re…

同一工具下的相关错误码

DRC MDRV-1 Vivado 实现报多驱动网络错误 DRC PLOD-1 AXI 1G/2.5G Ethernet I DRC 23-20 ODELAY 缺少 IDELAYCTRL 导 DRC RTSTAT-1 Kintex-UltraScale 上 10 UCIO 1 Nexys 4 Video板DRC引脚约束错 DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时

就这个报错继续问 AI → ← 返回 Vivado 报错词典