ERROR: [DRC REQP-1929]

生成比特流时报 DRC RTSTAT-2 部分布线错误

DRC 与约束 社区未闭环 原帖未注明器件/版本

现象

综合与实现均无报错，生成比特流时出现 DRC RTSTAT-2 部分布线错误

报错原文

[DRC RTSTAT-2] Partially routed nets: 1 net(s) are partially routed. The problem bus(es) and/or net(s) are u_clk_wiz_2/inst/clk_out1.

根因

帖中未明确；回答指出 GT 参考时钟应由 FPGA 专用端口的 IBUFDS_GTEx 驱动，而非 MMCM

可尝试的处理步骤

• 尝试不同的 place_design directive，确认问题是否仍出现
• 在 device view 中检查部分未布线问题，而非查看时序报告
• 提供 opt.dcp
• 将 clk_p/n 信号经 IBUFDS_GTE4 接入 GTY Block
• 参考 UG576 了解 IBUFDS_GTE4 与 GT 参考时钟引脚的连接

结论

GT 参考时钟需由专用端口经 IBUFDS_GTE4 驱动，不能由 MMCM 驱动

同一工具下的相关错误码