UltraScale+ FIFO36E2 在 place_design 报 DRC REQP-1605
DRC 与约束 已闭环 Vivado 2019.1 / UltraScale+ FIFO36E2
一句话结论：对报错所指的 FIFO36E2 实例设置 RDCOUNT_TYPE = "SIMPLE_DATACOUNT" 后错误消失
place_design 报错：FIFO36E2 的 RDCOUNT[9] 引脚不应被使用
ERROR: [DRC REQP-1605] RDCOUNT9_not_used: rx_framer_i/fifo_i/mem[0].FIFO36E2_inst: The FIFO36E2 RDCOUNT[9] pin should not be used unless READ_WIDTH is 4, 9, 18, 36, or is 72 and RDCOUNT_TYPE is EXTENDED_DATACOUNT or is SIMPLE_DATACOUNT with CLOCK_DOMAINS set to COMMON.
用户最初修改的是错误的 FIFO36E2 实例，未给报错所指的实例设置 RDCOUNT_TYPE
对报错所指的 FIFO36E2 实例设置 RDCOUNT_TYPE = "SIMPLE_DATACOUNT" 后错误消失
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHx2YSAS/ultrascale-fifo-during-placede…