ERROR: [DRC REQP-127]

Place design 阶段出现 DRC REQP-127 错误

DRC 与约束 社区未闭环 Vivado 2017.3

现象

用 TCL 脚本实现设计时，Place design 报 OBUF 驱动无效负载错误

报错原文

ERROR: [DRC REQP-127] obuf_loaded: OBUF pulpino_wrap_i/gpio_out_OBUF[16]_inst pin O drives one or more invalid loads.

根因

OBUF 不应驱动 FDRE，输出缓冲应只连接到 FPGA 引脚

可尝试的处理步骤

• 打开综合后的设计
• 在网表中查找报错提到的网络，并用 F4 在 schematic view 中显示
• 在原理图中确认 OBUF 驱动了 FDRE
• 修改设计（可能需修改 pulpino_wrap 文件），使 outbuf 只连接到 FPGA 引脚

结论

OBUF 驱动了内部 FDRE，需修改设计使输出缓冲仅连 FPGA 引脚

同一工具下的相关错误码