MIG 7series IP 在 Vivado 2024.1 中出现 DRC REQP-123 布局错误
DRC 与约束 社区未闭环 Vivado 2024.1 / MIG 7series IP
一句话结论:帖中未确认根因,问题未解决,发帖人希望开支持案例。
使用 MIG 7series IP 时出现布局错误,MMCME2_ADV 的 CLKINSEL 被拉高,但 CLKIN1 引脚未激活。
[DRC REQP-123] connects_CLKINSEL_VCC_connects_CLKIN1_ACTIVE: bd_dma_i/bd_dma_i/hier_sdram/mig_7series_0/u_bd_dma_mig_7series_0_0_mig/u_iodelay_ctrl/clk_ref_mmcm_gen.mmcm_i: The MMCME2_ADV with CLKINSEL tied high requires the CLKIN1 pin to be active.
帖中未明确;有回答推测 2017 至 2024 年间部分 IP 要求可能已发生变化。
帖中未确认根因,问题未解决,发帖人希望开支持案例。
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00000sDt8PKAS/drc-reqp123-place-error-connec…