DDR输入信号实现报错DRC PDRC-248
DRC 与约束 社区未闭环 Vivado 2023.1 / Zynq Ultrascale+ (xazu5ev-sfvc784-1Q-q)
一句话结论：建议直接实例化IDDRE1原语处理DDR输入
输入按DDR方式在时钟上升沿和下降沿寄存，实现阶段报DRC错误
ERROR: [DRC PDRC-248] HDIOLOGIC_IPFF_unsupported_D_fanout: The IPFF in HDIOLOGIC_M_X0Y12.....IOB=TRUE) has its D pin driven by net .....w
帖中未明确
建议直接实例化IDDRE1原语处理DDR输入
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000uj4YmKAI/vivado-implementation-error-fo…