使用High Speed SelectIO Wizard生成bit文件时出现DRC PDRC-186错误
DRC 与约束 社区未闭环 Vivado
一句话结论：需检查High Speed SelectIO Wizard例化中的_nc信号在顶层是否正确连接
实现阶段无报错，生成bit文件时出现DRC PDRC-186和PDRC-201错误
[DRC PDRC-186] BITSLICE_CONTROL_clk_ext_north_south_placement: BITSLICE_CONTROL
帖中未明确；回答提到错误与Serial_Mode inter-byte clocking有关，需检查Wizard例化中的_nc信号是否在顶层正确连接
需检查High Speed SelectIO Wizard例化中的_nc信号在顶层是否正确连接
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007ECNMaSAP/drc-pdrc186-error-with-generat…