fpga.love
EN App
知识库›Vivado 报错词典›DRC PDRC-184

ERROR: [DRC PDRC-184]

DRC PDRC-184:IDELAYE3与ODELAYE3在FIXED_TIME下延迟值相同

DRC 与约束 社区未闭环 原帖未注明器件/版本

一句话结论:帖中仅建议参考相关AR,未给出明确解决方案

现象

IDELAYE3与ODELAYE3的IO并不相关,工具仍将其放入同一Bitslice并报DRC错误

报错原文

ERROR: [DRC PDRC-184] IDELAYE3_ODELAYE3_same_delay_value_for_FIXED_TIME:

根因

帖中未明确

可尝试的处理步骤

结论

帖中仅建议参考相关AR,未给出明确解决方案

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008f0KctSAE/error-drc-pdrc184-idelaye3odel…

同一工具下的相关错误码

DRC MDRV-1 DRC MDRV-1 多驱动网络报错DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 Vivado 2015.1 中 GTH TXDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典