ERROR: [DRC PDRC-182]

Alveo U250 实现布线阶段 DRC 报错

DRC 与约束 已闭环 Alveo U250

现象

实现阶段出现 MMCM_ADV 与 PLL_ADV 两类 DRC 错误，VCO 频率超出器件范围

报错原文

[DRC PDRC-179] MMCM_adv_ClkFrequency_div_no_dclk: The computed value 500.000 MHz (CLKIN1_PERIOD, net DDR0_sys_clk) for the VCO operating frequency of the MMCM site MMCM_X0Y2

根因

帖中未明确

可尝试的处理步骤

• 在 xdc 文件中添加 create_clock -name ddr0_sys_clock -period 3.33 [get_ports ddr0_sys_300M_p]
• 在 xdc 文件中添加 create_clock -name ddr1_sys_clock -period 3.33 [get_ports ddr1_sys_300M_p]

结论

在 xdc 中添加 create_clock 约束后问题解决

同一工具下的相关错误码