fpga.love
EN App
知识库›Vivado 报错词典›DRC PDCY-4

ERROR: [DRC PDCY-4]

Vivado 2017.2 实现时出现 DRC PDCY-4 错误

DRC 与约束 社区未闭环 Vivado 2017.2 / Kintex 7

一句话结论：可尝试调整综合或 opt_design 选项规避，或升级到 2017.4/2018.1。

现象

从 ISE 迁移到 Vivado 并移植到 Kintex 7 器件后，实现阶段报 CARRY4 输入未连接错误。

报错原文

[DRC PDCY-4] CARRY4 unconnected input: CARRY input pin(s) upconvert_qam_x8_inst/upconverter_qam_inst5/rrc_filter_inst/odd_rnd_reg[11]_i_1/S[3:0] are unconnected.

根因

帖中未明确

可尝试的处理步骤

结论

可尝试调整综合或 opt_design 选项规避，或升级到 2017.4/2018.1。

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hphaRSAQ/drcpdcy4-error-while-compiling…

同一工具下的相关错误码

DRC MDRV-1 多驱动网络导致的输出引脚错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 Vivado 2015.1 中 GTH TXDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Vivado 中 DRC UCIO-1 未约DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典