fpga.love
EN App
知识库›Vivado 报错词典›DRC PDCN-2751

ERROR: [DRC PDCN-2751]

DRC PDCN-2751:MBUFG输出时钟叶分频值不匹配

DRC 与约束 已闭环 Vivado(2023.2前版本,帖中另提及2024.1)/ Versal

一句话结论:该问题已在2023.2中修复,此前无补丁,仅可减少该时钟区域时钟数规避

现象

route_design后DRC报MBUFG输出时钟叶分频值不匹配

报错原文

ERROR: [DRC PDCN-2751] MBUF_check_output_Clock_Leaf_Div_divide.

根因

工具自动将MMCM/BUFG转换为MBUFG/BUFDIV_LEAF时,BUFDIV_LEAF的DIVIDE值与MBUFG期望值不一致;帖中未明确更深层原因

可尝试的处理步骤

结论

该问题已在2023.2中修复,此前无补丁,仅可减少该时钟区域时钟数规避

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006jNFVZSA4/what-does-this-error-mean-erro…

同一工具下的相关错误码

DRC MDRV-1 Vivado 实现报多驱动网络错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 RSA加密下RAMB36非零INIT字符串DDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典