比特流生成时出现DRC AVAL-245错误
DRC 与约束 社区未闭环 Vivado 2024.2
一句话结论：单端口SRAM映射到双端口RAMB36E2时，CLOCK_DOMAINS设为INDEPENDENT触发AVAL-245
单端口SRAM放入双端口RAMB36E2后改时钟域为INDEPENDENT，生成比特流报AVAL-245
ERROR: [DRC AVAL-245] Independent_clock_check: The RAMB36E2 cell inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[1].ram.r/prim_noinit.ram/DEVICE_8SERIES.NO_BMM_INFO.SP.SIMPLE_PRIM36.ram has CLOCK_DOMAINS=INDEPENDENT.
帖中未明确；报错指出CLKARDCLK与CLKBWRCLK由同一驱动器驱动，CLOCK_DOMAINS应为COMMON
单端口SRAM映射到双端口RAMB36E2时，CLOCK_DOMAINS设为INDEPENDENT触发AVAL-245
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000zSqOF0A0/error-drc-aval245-during-bitst…