fpga.love

EN App

知识库›Vivado 报错词典›DRC MGTIO-9

ERROR: [DRC MGTIO-9]

Versal GT Quad 布局报错

DRC 与约束社区未闭环 Versal VMK180

一句话结论：建议改用 Transceiver Bridge IP 作为 GT Quad 的父 IP。

现象

使用 Versal ACAPs Transceiver Wizard 仿真成功，布局阶段报 DRC MGTIO-9。

报错原文

[DRC MGTIO-9] GT Quad Placement Check: GT Quad instance(s) ______ is not connected to any Parent IP instance.

根因

帖中未明确；回答建议未使用 Xilinx 协议 IP 时改用 Versal ACAPs Transceiver Bridge IP（Pass Through Mode）。

可尝试的处理步骤

使用 Versal ACAPs Transceiver Bridge IP，并设为 Pass Through Mode
参考 PG331

结论

建议改用 Transceiver Bridge IP 作为 GT Quad 的父 IP。

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006ihQPzSAM/versal-gt-quad-placement-error

同一工具下的相关错误码

DRC MDRV-1 多驱动网络导致的输出引脚错误 DRC PLOD-1 AXI 1G/2.5G Ethernet I DRC 23-20 Vivado 2015.1 中 GTH TX DRC RTSTAT-1 Kintex-UltraScale 上 10 UCIO 1 Vivado 中 DRC UCIO-1 未约 DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时

就这个报错继续问 AI → ← 返回 Vivado 报错词典