ERROR: [DRC HDPR-18]

DRC HDPR-18：可重配置Pblock未覆盖BUFGCE单元

DRC 与约束 社区未闭环 Vitis / xilinx_u250_gen3x16_xdma_3_1_202020_1

现象

Vitis用u250平台生成xclbin时报DRC HDPR-18，BUFG优化插入的BUFGCE未被Pblock覆盖

报错原文

ERROR: [DRC HDPR-18] No Pblock range for cell: HD.RECONFIGURABLE primitive cell 'level0_i/level1/level1_i/ulp/ip_psr_aresetn_kernel_01_slr1/U0/peripheral_aresetn[0]_BUFG_inst' is not ranged by Pblock 'pblock_dynamic_SLR1'.

根因

帖中未明确；用户猜测是Vitis在BUFG优化阶段插入的BUFGCE_inst导致

可尝试的处理步骤

• 在config文件中设置prop=run.impl_1.{STEPS.PLACE_DESIGN.ARGS.MORE OPTIONS}={-no_bufg_opt}
• 改用xilinx_u250_xdma_201830_2平台可成功生成xclbin

结论

该问题帖中未解决，用户仍在询问解决方法

同一工具下的相关错误码