fpga.love
EN App
知识库›Vivado 报错词典›DRC AVAL-244

ERROR: [DRC AVAL-244]

加入ILA后出现DRC错误无法生成bit文件

DRC 与约束 社区未闭环 原帖未注明器件/版本

一句话结论：ILA引入后BRAM时钟域DRC报错，帖中未给出解决方案

现象

加入ILA后综合布局布线通过，但bit生成时DRC报错，无法生成bit文件

报错原文

[DRC AVAL-244] Independent_clock_check: The RAMB18E2 cell ...

根因

帖中未明确；用户尝试将BRAM的CLOCK_DOMAINS属性设为COMMON或INDEPENDENT均报错

可尝试的处理步骤

结论

ILA引入后BRAM时钟域DRC报错，帖中未给出解决方案

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007Chy8uSAB/upon-introducing-an-ila-to-my-…

同一工具下的相关错误码

DRC MDRV-1 Vivado 实现报多驱动网络错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 RSA加密下RAMB36非零INIT字符串DDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典