ERROR: [Constraints 18-851]

KU19P上PCIE4C布局错误与create_generated_clock错误

DRC 与约束 社区未闭环 KU19P-FFVJ1760-2LV-e / Vivado 2020.2

现象

实现时出现PCIE site查找失败与自动派生时钟匹配失败的严重警告

报错原文

CRITICAL WARNING: [Shape Builder 18-1036] Failed to find a valid PCIE site when building a shape for cell phase1_12_cpu_i/pcie4c_uscale_plus_0/inst/phase1_12_cpu_pcie4c_uscale_plus_0_0_pcie_4_0_pipe_inst/pcie_4_c_e4_inst

根因

帖中未明确

可尝试的处理步骤

• 参考社区帖子中的建议尝试解决，但警告仍存在
• 使用 create_waiver -type DRC -id ADEF-911 -description {waive rule check} 豁免错误
• 在tcl Console中运行命令抑制严重警告

结论

严重警告仍存在，但用户最终成功生成了bitstream

同一工具下的相关错误码