axi_quad_spi 输入信号连接其他逻辑时出现 PDRC-248 错误
DRC 与约束 社区未闭环 Vivado 2020.2 / xczu3eg-sfvc784-1-e
一句话结论：对 MISO 端口加 IOB=FALSE 未消除报错，改为对相关触发器单独约束后又出现 18-539 冲突警告。
将 axi_quad_spi 的 MISO(io_1_i) 接入 IRQ 逻辑后，Vivado 报 PDRC-248 布线不可实现错误。
[DRC PDRC-248] HDIOLOGIC_IPFF_unsupported_D_fanout: The IPFF in HDIOLOGIC_S_X1Y8 (from cell zusys_i/axi_spi/U0/NO_DUAL_QUAD_MODE.QSPI_NORMAL/IO1_I_REG, IOB=TRUE) has its D pin driven by net spi_3v3_io1_io_IBUF_inst/O which is connected to other loads.
帖中未明确；现象为 IP 的输入寄存器带 IOB=TRUE 约束，其 D 引脚所接网络还驱动其他负载。
对 MISO 端口加 IOB=FALSE 未消除报错，改为对相关触发器单独约束后又出现 18-539 冲突警告。
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYwhSAE/drc-pdrc248-hdiologicipffunsup…