fpga.love

EN App

知识库›Vivado 报错词典›Constraints 18-838

ERROR: [Constraints 18-838]

ILA 探针引发 SRL placer 宏创建失败

DRC 与约束已闭环 Vivado

一句话结论：通过寄存器打拍与 pblock 分离把 ILA 探针移出关键路径，可消除该 SRL 放置错误

现象

post-place phys opt 阶段出现 54 条 Constraints 18-838 警告，SRL placer 宏无法创建

报错原文

[Constraints 18-838] Failed to create SRL placer macro for cell

根因

帖中未明确；提问者猜测探针过密，增加 C_INPUT_PIPE_STAGES 未解决

可尝试的处理步骤

参考 http://www.xilinx.com/support/answers/57435.html
查阅 ug908 第 40 页了解 C_INPUT_PIPE_STAGES
将待监测信号先打一拍寄存器 rMon，并用 pblock 与 rSig 分离
在 ILA 时钟域再串 rMon2/rMon3（ASYNC_REG=TRUE），放入同一小 pblock 并靠近 dbg_hub pblock

结论

通过寄存器打拍与 pblock 分离把 ILA 探针移出关键路径，可消除该 SRL 放置错误

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSUKPSA5/srl-placer-error-with-ila-prob…

同一工具下的相关错误码

DRC MDRV-1 多驱动网络导致的输出引脚错误 DRC PLOD-1 AXI 1G/2.5G Ethernet I DRC 23-20 Vivado 2015.1 中 GTH TX DRC RTSTAT-1 Kintex-UltraScale 上 10 UCIO 1 Vivado 中 DRC UCIO-1 未约 DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时

就这个报错继续问 AI → ← 返回 Vivado 报错词典