fpga.love
EN App
知识库›Vivado 报错词典›Constraints 18-4641

ERROR: [Constraints 18-4641]

HD.ISOLATED 时钟网络不满足布线排除要求

DRC 与约束 社区未闭环 Vivado 2021.2.1

一句话结论:需按时钟类型处理:局部时钟需完全包含在隔离层级,全局时钟用 HD.ISOLATED_EXEMPT。

现象

使用 HD.ISOLATED 的 wrapper pblock 构建后,时钟网络报布线排除错误。

报错原文

[Constraints 18-4641] HDPostRouteDRC-11: the clock net design_1_i/rpu_system/c2cm_0/inst/clk_wiz_0/inst/clk_out1 does not honor routing exclusion requirement due to routing nodes: RCLK_DSP_INTF_CLKBUF_L_X28Y149/CLK_HDISTR_R22

根因

帖中未明确;回答建议区分该时钟是全局时钟还是局部时钟,局部时钟需逻辑上完全包含在隔离层级内,全局时钟应使用 HD.ISOLATED_EXEMPT 约束。

可尝试的处理步骤

结论

需按时钟类型处理:局部时钟需完全包含在隔离层级,全局时钟用 HD.ISOLATED_EXEMPT。

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007ZHhL4SAL/constraints-184641-hdpostroute…

同一工具下的相关错误码

DRC MDRV-1 DRC MDRV-1 多驱动网络报错DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 RSA加密下RAMB36非零INIT字符串DDRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典