fpga.love
EN App
知识库›Vivado 报错词典›Constraints 18-1000

ERROR: [Constraints 18-1000]

PR 流程布线拥塞导致布线验证失败

DRC 与约束 社区未闭环 Vivado 2019.1 / UltraScale+

一句话结论：建议先在非 PR 流程验证这些时钟网络布线是否正常

现象

实现阶段出现布线层拥塞严重警告并最终报错

报错原文

[Route 35-451] Routing/Distribution Layer congestion detected on net qsfp1_instance/inst/i_core_gtwiz_userclk_tx_inst_0/CLK

根因

帖中未明确

可尝试的处理步骤

结论

建议先在非 PR 流程验证这些时钟网络布线是否正常

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpK1SSAU/primpl-error-route-35451-routi…

同一工具下的相关错误码

DRC MDRV-1 Vivado 实现报多驱动网络错误DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 ODELAY 缺少 IDELAYCTRL 导DRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 IDELAYCTRL 与 IODELAY 时
就这个报错继续问 AI → ← 返回 Vivado 报错词典