fpga.love
EN App
知识库›Vivado 报错词典›Common 17-56

ERROR: [Common 17-56]

TMR Voter 导致 Common 17-56 报错

IP 与 Block Design 社区未闭环 Vivado 2019.2 / Microblaze TMR 设计

一句话结论:添加 voter 后 validate 报错,根因帖中未明确

现象

在 IP Integrator 中添加 DDR3 AXI voter 后无法 validate,报 Common 17-56

报错原文

ERROR: [Common 17-56] 'list_property' expects exactly one object got '0'.

根因

帖中未明确

可尝试的处理步骤

结论

添加 voter 后 validate 报错,根因帖中未明确

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpMx6SAE/error-common-1756-with-tmr-vot…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典