fpga.love
EN App
知识库›Vivado 报错词典›Common 17-48

ERROR: [Common 17-48]

Vitis 平台生成失败报文件未找到

IP 与 Block Design 社区未闭环 Vitis / Windows

一句话结论:平台生成失败报文件未找到,可尝试修正 IP 的 Makefile 或缩短路径

现象

从 XSA 创建 Vitis 平台后使用时提示不可用,平台生成失败

报错原文

Error: [common 17-48] File not found

根因

帖中未明确;有回答称是 IP 文件中的 Makefile 需修正,也有回答称缩短 Windows 目录路径长度后解决

可尝试的处理步骤

结论

平台生成失败报文件未找到,可尝试修正 IP 的 Makefile 或缩短路径

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpYVcSAM/error-common-1748-file-not-fou…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典