fpga.love

EN App

知识库›Vivado 报错词典›Common 17-34

ERROR: [Common 17-34]

综合报错：临时目录不可写

IP 与 Block Design 已闭环 Vivado 2014.1 / win7

一句话结论：可尝试更换临时目录或重建/迁移工程解决

现象

综合IP工程时synth_design失败，报临时目录不可写

报错原文

ERROR: [Common 17-34] Directory [./.Xil/Vivado-9744-QLLT-78/realtime] is not writable

根因

帖中未明确；回答推测工程文件损坏或目录写权限问题

可尝试的处理步骤

打开命令提示符并切换到 C:\Xilinx\Vivado\2014.1
运行 settings64.bat
运行 Vivado -tempDir location，指定有读写权限的目录
取消工程文件夹"只读"属性并应用到所有子文件夹
重新创建工程
将工程复制到路径更短的目录后重新综合

结论

可尝试更换临时目录或重建/迁移工程解决

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpTP7SAM/help-synthesis-error-error-com…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败 Common 17-1548 DDR4 DRAM IP 开发中 dbg_h Common 17-55 SU35P BANK47 DDR4与MIPI BD 41-237 BD 41-237 总线接口 FREQ_HZ BD 41-2168 Vivado 2018.3 中 AXI Et BD 41-6 MIG 的 blockdesign 复制导入

就这个报错继续问 AI → ← 返回 Vivado 报错词典