fpga.love
EN App
知识库›Vivado 报错词典›Common 17-153

ERROR: [Common 17-153]

Vivado 2020.2 仿真报错 Common 17-153

IP 与 Block Design 已闭环 Vivado 2020.2

一句话结论:该参数在 2020.2 不支持,移除后即可解决

现象

Vivado 2020.2 中无法运行仿真,报参数不存在错误

报错原文

ERROR: [Vivado 12-4473] Detected error while running simulation. Please correct the issue and retry this operation.

根因

参数 project.enableNetlistSimulationForVersal 在 2020.2 中不受支持,需移除;可能来自 Vivado 初始化脚本

可尝试的处理步骤

结论

该参数在 2020.2 不支持,移除后即可解决

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007Cfc2cSAB/vivado-simulation-error-common…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典