fpga.love
EN App
知识库›Vivado 报错词典›Common 17-1256

ERROR: [Common 17-1256]

创建工程时报错无法加载Tcl应用xilinx::xsim

IP 与 Block Design 已闭环 Vivado 2015.2 / Ubuntu 14.04 LTS

一句话结论:可尝试reset_tclstore或参考Answer Record 59875第二种方法处理

现象

Vivado 2015.2创建新工程点击Finish后报错无法加载Tcl应用xilinx::xsim

报错原文

ERROR: [Common 17-685] Unable to load Tcl app xilinx::xsim

根因

帖中未明确;回答推测与$HOME/.Xilinx/Vivado下的XilinxTclStore目录缺失support/tclapp目录或下载文件损坏有关

可尝试的处理步骤

结论

可尝试reset_tclstore或参考Answer Record 59875第二种方法处理

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHscBSAS/error-encountered-during-proje…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 BD 41-237 总线接口 FREQ_HZBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典