fpga.love
EN App
知识库›Vivado 报错词典›Common 17-1253

ERROR: [Common 17-1253]

实现阶段出现Common 17-1253错误

IP 与 Block Design 社区未闭环 Vivado 2015.3

一句话结论:布线完成后因rpx文件超限报错,根因未明确,提问者最终未解决

现象

实现运行结束时报告rpx文件超过64MB上限,实现失败但布线已完成

报错原文

[Common 17-1253] Unable to write message PB_RTimingSummary to my_design_timing_summary_routed.rpx as it exceeds maximum size of 64MB.

根因

帖中未明确;回答推测与report_timing_summary的-max_paths和-nworst数值过大导致rpx文件过大有关,但提问者称使用默认设置且未显式运行该命令

可尝试的处理步骤

结论

布线完成后因rpx文件超限报错,根因未明确,提问者最终未解决

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHkgESAS/unexpected-error-encountered-d…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典