fpga.love

EN App

知识库›Vivado 报错词典›Common 17-1239

ERROR: [Common 17-1239]

Vivado 2025.2 在 Windows 11 上综合每次失败

IP 与 Block Design 社区未闭环 Vivado 2025.2 / Windows 11 Enterprise 25H2 / Zybo Z7-10

一句话结论：官方变通方法无效，综合仍以 Vivado 12-13638 失败，根因待查

现象

所有工程综合均失败，含仅含简单顶层模块的最小设计

报错原文

ERROR: [Vivado 12-13638] Failed run(s): 'synth_1'

根因

帖中未明确；官方称 2025.2 存在相关变更请求，计划 2026.1 修复，建议设置 XILINX_LOCAL_USER_DATA=no，但用户反馈该变通方法无效

可尝试的处理步骤

在启动 Vivado 前设置环境变量 XILINX_LOCAL_USER_DATA=no（Windows batch: set XILINX_LOCAL_USER_DATA=no；PowerShell: $env:XILINX_LOCAL_USER_DATA = "no"）
确认 Vivado 在综合时检测到该变量：INFO: [Common 17-1239] XILINX_LOCAL_USER_DATA is set to 'no'.
尝试运行 Vivado 自带的内置工程（不依赖 Tcl 脚本）
检查路径中是否含空格或非简单 ASCII 字符，并尝试将工程放在本地磁盘 C 根目录下

结论

官方变通方法无效，综合仍以 Vivado 12-13638 失败，根因待查

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001umQiKKAU/my-vivado-20252-on-windows-11-…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败 Common 17-1548 DDR4 DRAM IP 开发中 dbg_h Common 17-55 SU35P BANK47 DDR4与MIPI BD 41-237 write_bd_tcl 生成的脚本导致 F BD 41-2168 Vivado 2018.3 中 AXI Et BD 41-6 MIG 的 blockdesign 复制导入

就这个报错继续问 AI → ← 返回 Vivado 报错词典