fpga.love
EN App
知识库›Vivado 报错词典›BD 41-951

ERROR: [BD 41-951]

验证Block Design时出现BD 41-951参数缺失错误

IP 与 Block Design 已闭环 Vivado

一句话结论：可用自定义模块对时钟做二分频翻转来驱动Bypass，以规避该报错

现象

验证Block Design时报错，clk_wiz_0/clk_out1上找不到LAYERED_METADATA参数

报错原文

[BD 41-951] Parameter LAYERED_METADATA not found on /clk_wiz_0/clk_out1

根因

帖中未明确；提问者猜测是时钟向导输出网络类型为clk，而Bypass端口输入类型不同所致

可尝试的处理步骤

结论

可用自定义模块对时钟做二分频翻转来驱动Bypass，以规避该报错

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHmj4SAC/receiving-this-error-when-vali…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典