ERROR: [BD 41-238]

Versal 使用 33.333 MHz PS 参考时钟时 IP Integrator 报 BD 41-238 错误

IP 与 Block Design 社区未闭环 Vivado 2022.1 / Versal

现象

PMC 域 PL 时钟请求 25 MHz 实际为 24.999750 MHz，与 Clocking Wizard 期望的 25 MHz 不匹配，BD 验证报错

报错原文

ERROR: [BD 41-238] Port/Pin property FREQ_HZ does not match between /clk_wizard_0/clk_in_25MHz(25000000) and /versal_cips_0/pl0_ref_clk(24999750)

根因

帖中未明确；用户推测与 33.333 MHz PS 参考时钟导致生成频率略有偏差有关

可尝试的处理步骤

• 尝试在 Block Pin 上编辑 FREQ_HZ 或 FREQ_TOLERANCE_HZ 属性，但无法编辑
• 尝试在 GUI 中输入带小数点的频率（如 33.333333... MHz），但 GUI 混乱并导致更多问题
• 考虑使用 manual clocking 模式，但 GUI 也存在较多问题

结论

33.333 MHz 参考时钟导致频率偏差，引发 FREQ_HZ 不匹配的 BD 验证错误

同一工具下的相关错误码