fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1712

ERROR: [BD 41-1712]

KD240 kd240_motor_ctrl_qei 在 Vivado 2023.1 下 XSA 构建失败:xck24 器件 clk_wiz speedsfile 报错

IP 与 Block Design 社区未闭环 Vivado 2023.1 (build 3865809) / xck24-ubva530-2LV-c / KD240 / Ubuntu 22.04

一句话结论:同一 Vivado 版本在完整器件族安装下单独执行该步骤正常,问题未复现

现象

创建 block design 时 clk_wiz_0 因 speedsfile 取值失败而无法创建

报错原文

expected floating-point number but got "Unable to get value from speedsfile for keyword MM"

根因

帖中未明确;回答1 在完整安装全部器件族的同一 Vivado 版本上单独执行该步骤可正常完成,未复现该报错

可尝试的处理步骤

结论

同一 Vivado 版本在完整器件族安装下单独执行该步骤正常,问题未复现

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd00001R1tZAKAZ/kd240-kd240motorctrlqei-xsa-bu…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典