fpga.love

EN App

知识库›Vivado 报错词典›BD 41-1678

ERROR: [BD 41-1678]

Vivado导入VMA归档时的IP参数与板卡匹配错误

IP 与 Block Design 社区未闭环 Vitis 2023.1 / Vivado 2023.1 / au280 / au250

一句话结论：导入.vma归档时IP参数与板卡版本不匹配导致创建失败，根因未明

现象

用vitis::import_archive导入.vma时出现IP参数设置失败、BD单元创建失败及板卡版本不匹配错误

报错原文

ERROR: [IP_Flow 19-2270] Failed to set configurable element 'SLR_ASSIGNMENTS' to value '' for IP 'shell_cmp_subsystem_0'.

根因

帖中未明确

可尝试的处理步骤

v++ --link --export_archive -o filename.vma --config build_hw.cfg packaged_kernel.xo
vitis::import_archive filename.vma
尝试用set_property board_part修改板卡（未成功）

结论

导入.vma归档时IP参数与板卡版本不匹配导致创建失败，根因未明

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000071IKvkSAG/vivado-importexport-errors-and…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败 Common 17-1548 DDR4 DRAM IP 开发中 dbg_h Common 17-55 SU35P BANK47 DDR4与MIPI BD 41-237 BD 41-237 总线接口 FREQ_HZ BD 41-2168 Vivado 2018.3 中 AXI Et BD 41-6 MIG 的 blockdesign 复制导入

就这个报错继续问 AI → ← 返回 Vivado 报错词典