fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1665

ERROR: [BD 41-1665]

Vivado place design 报错 30-378

IP 与 Block Design 社区未闭环 Vivado 2016.2 / Arty Z7

一句话结论:需连接 TMDS 接口并重新生成 wrapper 与输出产物

现象

按教程运行 HDMI_IN 参考设计时 place_design 报错,SDK 提示找不到 BSP

报错原文

ERROR: [BD 41-1665] Unable to generate top-level wrapper HDL for the BD-design 'hdmi_in.bd' is locked.

根因

帖中未明确;回答指出 dvi2rgb_0 的 TMDS 输入在 BD 中未连接,且 BD 含锁定 IP

可尝试的处理步骤

结论

需连接 TMDS 接口并重新生成 wrapper 与输出产物

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpeR0SAI/vivado-place-design-error-3037…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典