fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1660

ERROR: [BD 41-1660]

复位引脚连接到异步复位源报错

IP 与 Block Design 社区未闭环 Vivado 2023.2

一句话结论：按报错提示修改 rst 端口属性以包含复位源 btnC

现象

生成输出产物时出现 BD 41-1660，提示复位引脚连接到异步复位源

报错原文

[BD 41-1660] Reset pin /dig_dice_0/ap_rst (associated clock /dig_dice_0/ap_clk) is connected to asynchronous reset source /btnC.

根因

帖中未明确

可尝试的处理步骤

结论

按报错提示修改 rst 端口属性以包含复位源 btnC

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008L8aGPSAZ/error-bd-411660-reset-pin-asso…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典