fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1630

ERROR: [BD 41-1630]

BD 41-1630:地址空间中所有从段被排除

IP 与 Block Design 社区未闭环 Vivado

一句话结论:在 Address Editor 中 Include 被排除的 Network 并 Assign All 地址后重新验证生成设计

现象

创建单核 DPU 设计时出现 BD 41-1630 报错,Address Editor 中地址未分配

报错原文

[BD 41-1630] All slave segments accessible to address space </zynq_ultra_ps_e_0/Data> are excluded and get property expects at least one error problem.

根因

帖中未明确;回答指出 Address Editor 中 Network 3 被 Exclude,导致 DPU IP 未分配地址

可尝试的处理步骤

结论

在 Address Editor 中 Include 被排除的 Network 并 Assign All 地址后重新验证生成设计

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000076eABRSA2/bd-411630-all-slave-segments-a…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典