fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1075

ERROR: [BD 41-1075]

升级Vivado后BD 41-1075无法分配从段地址

IP 与 Block Design 已闭环 Vivado 2022.2 / 2023.1(原工程2019.2)

一句话结论:重新打包IP并修正外部端口地址位宽后错误消失

现象

工程从Vivado 2019.2升级到2022.2/2023.1后,Address Editor报BD 41-1075,从段无法分配到地址空间

报错原文

[BD 41-1075] Cannot assign slave segment '/EdgeBusIP/S_AXI_LITE_TX_DMAC/Reg0' into address space '/zynq_ultra_ps_e_0/Data' at address '0xB0FF_1000 [ 4K ]'.

根因

帖中未明确;提问者推测自定义IP内部地址为32位而外部端口地址位宽仍为12位,2019版本允许设置40位地址将其覆盖

可尝试的处理步骤

结论

重新打包IP并修正外部端口地址位宽后错误消失

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007a36efSAA/how-to-fix-the-error-bd-411075…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典