BD 41-1031：Hdl Generation failed 无更多调试信息
IP 与 Block Design 已闭环 Vivado 2023.1 / VHDL/Block Design
一句话结论：改用 write_project_tcl ../<name>.tcl -force 可绕过该报错
用 write_project_tcl 生成的 TCL 重建工程时，生成 wrapper 步骤报错且无更多信息
ERROR: [BD 41-1031] Hdl Generation failed for the IP Integrator design C:/......./top.bd
帖中未明确；提问者改用不带 -no_copy_sources -use_bd_files 的 write_project_tcl 命令后问题解决
改用 write_project_tcl ../<name>.tcl -force 可绕过该报错
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007yZANdSAO/error-bd-411031-unable-to-get-…