fpga.love
EN App
知识库›AMD 社区问答速查›ZYNQ ZC702 PS与PL时序：写自定义IP端口

ZYNQ ZC702 PS与PL时序：写自定义IP端口

IP 打包与升级社区未闭环原帖 9 个回答 · 351 次浏览|器件：ZYNQ ZC702

一句话结论：建议用AXI-Lite寄存器轮询或中断同步PS与PL，但问题未解决

现象

PS读取自定义IP输出寄存器值不稳定，出现FFFFFFF、111EEFF、111FEF、EF11FF等跳变

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSXWOSA5/zynq-zc702-ps-and-pl-timing-writing-to-custom-ip

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：ZYNQ · AXI-Lite · PS-PL · Timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查