fpga.love
EN App
知识库›AMD 社区问答速查›Zynq US+ MIO引脚组内能否拆分复用

Zynq US+ MIO引脚组内能否拆分复用

封装与引脚约束社区未闭环原帖 9 个回答 · 427 次浏览|器件：Zynq UltraScale+ ZU03

一句话结论：回答称外设仅用部分引脚时，剩余引脚可用于其他外设

现象

SD0占用MIO13-25但WiFi只用6脚，想将剩余7脚作I2C/CAN等他用

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpbgjSAA/zynq-us-mio-pin-assigns-split

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Zynq UltraScale+ · MIO · PS-IO · pin assignment

就这个问题继续问 AI → ← 返回 AMD 社区问答速查