Vivado 报错与许可已闭环原帖 9 个回答 · 770 次浏览|器件：Vivado / ZYBO Zynq-7000 7Z020（错误码：PSU-1, PSU-2, PSU-3, PSU-4）
一句话结论：负 DQS 偏斜触发 PSU-1~4 警告，需按 UG933 要求使 CK 延迟不短于 DQS
Validate Design 时出现 DDR 相关 CRITICAL WARNING，综合也有警告
PCW 中 DDR DQS_TO_CLK_DELAY 参数为负值，即 DQS 路径延迟长于 CK；Zynq-7000 要求 CK 延迟不短于 DQS
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iI6VySAK/zynq-7z20-ddr-critical-warnings-in-design-valida
相关标签：Zynq-7000 · DDR · Vivado · PSU-1
就这个问题继续问 AI → ← 返回 AMD 社区问答速查